分散システム 電子・情報工学系 新城 靖 <yas@is.tsukuba.ac.jp>
このページは、次の URL にあります。
http://www.hlla.is.tsukuba.ac.jp/~yas/coins/dsys-1997/1998-02-10
/logical-clock.html
あるいは、次のページから手繰っていくこともできます。
http://www.hlla.is.tsukuba.ac.jp/~yas/coins/
http://www.hlla.is.tsukuba.ac.jp/~yas/index-j.html
タイマ割込み。1秒間に50回〜60回割込みがかかる。 水晶発振か、電源の周波数を使う。 一回の割込みを、clock tick という。
単一のコンピュータでは、水晶でも問題がないが、複数のコンピュータでは、 クロックの進み方(clock skew)が違うので、だんだんずれてくる。
「a→b」は、「aはbの前に発生する」
「a→bかつb→cならばa→cである」
平行性がある:「x→y」も、「y→x」も両方とも成り立たないことがある。 xとyが別々のプロセスで発生して、それらの間でメッセージを交換しない時な ど。 どちらが先に起きたかということを言えない(言う必要がない)
図(a) 独自のクロックを持つ3つのプロセス。進み方が異なる。
図(b) Lamportのアルゴリズムによるクロックの修正。