並列処理アーキテクチャII

  [ GB31121 ]
Parallel Processing Architecture II
対象:3・4学年 開設学期:秋AB 曜日・時限:火2 単位数:1単位
担当教員:冨安洋史,西川博昭

概要

基礎的な計算機アーキテクチャから更に進んで、今日一般的になっている高速計算機向けのアーキテクチャについて学ぶ。

学習・教育目標

・命令レベル並列性とスーパースカラの特性を理解する。
・並列計算機とメモリシステム、キャッシュメモリの構成を理解する。
・GPU等最近の例に触れる。

キーワード

命令レベル並列性(スーパースカラ)、 SMP とキャッシュ、 超並列機、 PCクラスタ、 ベクトル型並列計算機、大規模メモリシステム、GPU

Keywords

Instruction level parallelism (Superscalar), SMP and cache memory, Massively Parallel Processor, High band memory system, GPU

時間割

講義内容/理解すべき項目
1〜2基本的な計算機アーキテクチャ
・パイプライン
・キャッシュメモリ
・主記憶
3〜5命令レベル並列性
・深いパイプライン
・Out of order 実行
・投機的実行
・分岐予測
6〜7ベクトルプロセッサ
8〜9並列計算機の構成とメモリシステム
・対称型マルチプロセッサ
・並列計算機とキャッシュメモリ
・広帯域メモリシステム
10GPU

教材

manaba にて講義資料を配布
講義毎にプリントしたものも配布

予備知識・前提条件

並列処理アーキテクチャIよりも 計算機アーキテクチャに関連の深い科目です。

成績評価

レポートで評価します。
試験実施の予定はありません。

教員メールアドレス

冨安 洋史:tomiyasu@cs.tsukuba. ac.jp

オフィスアワー

月曜 四五限 理修棟D306
火曜 六限 理修棟D306