論理システム

  [ GB12801 ]
Logic System
対象:2学年 開設学期:春C 曜日・時限:木1・2 単位数:1単位
担当教員:山口佳樹

概要

論理回路を用いたシステム設計と実際について、順序回路の系統的設計法を中心に、解説を行う。
講義の前半は論理回路の復習と同期式回路について学ぶ。講義の後半はハードウェア記述言語の入門とそれを利用した具体的な論理システムへの応用を視野に入れた授業となる。

学習・教育目標

  1. 同期回路設計における基礎および設計手法を理解する
  2. ハードウェア記述言語の考え方を理解する
  3. ハードウェア記述言語を用いた設計手法を理解する
  4. システム設計の基本となる、制御回路とデータバスの設計の実際を理解する

キーワード

論理回路、同期回路、有限状態機械、回路設計、ハードウェア記述言語

Keywords

Logic Circuit, Synchronous Logic, Finite-State Machine Description, LSI Design, Hardware Description Language

時間割

講義内容/理解すべき項目
第1週論理回路の復習
組み合わせ回路と順序回路
真理値表、カルノー図
回路設計の考え方と基礎
加減算器、デコーダ、セレクタ、コンパレータ
基本記憶素子(ラッチ、フリップフロップ)
状態遷移図を用いた順序回路設計
第2週同期回路設計の基礎
有限状態機械、状態遷移図、状態の簡単化
メモリと真理値表と組み合わせ回路
同期回路と非同期回路
フリップフロップ・プログラミング
タイミング設計の基礎
動特性、クリティカルパス
第3週ハードウェア記述言語入門
ハードウェア記述言語の考え方と設計指針
モジュール構造と組み合わせ回路の記述
モジュール記述とポート宣言
always文の使い方
同期リセットと非同期リセット
第4週ハードウェア記述言語による回路設計
回路シミュレータの利用
乗算器の設計
ステートマシンの設計
システムデザイン
プロセッサの設計
第5週ASIC設計とFPGA設計
ハードウェア記述言語を利用した論理システム開発手順
バス構成と論理回路によるシステム設計
バスと3ステート出力
同期式バスと非同期式バス
制御回路とデータバス

教材

スライドを manaba で配布

参考書籍

「ディジタル集積回路の設計と試作」
VDEC監修、浅田邦博 編、培風館
「だれにもわかるディジタル回路 改訂3版」
相磯秀夫(監修)、天野英晴、武藤佳恭(共著)、オーム社
「入門Verilog HDL記述―ハードウェア記述言語の速習&実践」
小林 優(著)

予備知識・前提条件

論理回路に関する基礎的な知識を前提とする。

成績評価

出席点および毎週課されるレポート(40点)と期末試験ないし最終課題レポート(60点)により総合的に評価する。

教員メールアドレス

山口佳樹: yoshiki(AT)cs.tsukuba.ac.jp

TF・TA

TA: 1名

講義のWebページ

Manaba で開設予定。

オフィスアワー

木 11:25〜12:15 総合研究棟B1109(山口)